10月8日，复旦大学集成电路与微纳电子创新学院周鹏、刘春森团队在《自然》（Nature）期刊上发表题为《全功能二维-硅基混合架构闪存芯片》（A full-featured 2D flash chip enabled by system integration）论文，率先研发出全球首颗二维-硅基混合架构闪存芯片。 640.jpeg 复旦大学集成电路与微纳电子创新学院、集成芯片与系统全国重点实验室研究员刘春森和教授周鹏为论文通讯作者，刘春森研究员和博士生江勇波、沈伯佥、袁晟超、曹振远为论文第一作者。 今年4月，周鹏、刘春森团队研发出「破晓（PoX）」二维闪存原型器件，实现了400皮秒超高速非易失存储，是迄今最快的半导体电荷存储技术，为打破算力发展困境提供了底层原理。时隔半年，团队将「破晓」与成熟硅基CMOS（互补金属氧化物半导体）工艺平台深度融合 —— 提出二维-硅基混合架构「长缨（CY-01）」，通过将二维闪存器件直接融入成熟的互补金属氧化物半导体（CMOS）工艺平台，攻克了二维信息器件工程化的关键难题。 集成电路领域鲜有中国的原创技术，从“破晓”到“长缨”的命名，都暗含了研究团队“希望助力中国半导体产业有所突破”的决心。 二维超快闪存技术突破 存储器是一个非常成熟的产业，人们早已习惯了易失性存储和非易失性存储两套系统共同工作的模式。但在大数据与人工智能时代，数据存取性能正面临极致要求，而传统存储器在速度与功耗上的局限，已成为制约算力发展的关键瓶颈之一。“过去几十年，国际上提出了多种新型存储技术路径，但始终没有颠覆现有存储芯片格局。”刘春森坦言，“以闪存为例，其结构十分简单，且运行稳定性高、价格便宜，很难被取代。” 从当前技术条件看，存储器是二维电子器件中最有望率先实现产业化的类型。然而，颠覆性器件从原理走向系统级应用，往往是一场漫长的科技马拉松。为加速这一进程，推动二维电子器件向功能芯片迈进，周鹏-刘春森团队选择主动融入产业链思维，尝试以终为始，“从10到0”逆向推演，锁定最具可行性的技术发展路径。 提及芯片人们就会想起硅元素，这是因为此前乃至于当下的不少芯片都由硅材料制作而来，正因此从20世纪50年代后期开始大量生产芯片的美国旧金山湾区也被叫做硅谷。二维材料，既也是周鹏团队的研究重点之一，也是全球芯片业界和学界正在探索的一种材料。面对摩尔定律逼近物理极限这一挑战，国际公认的“破局小能手”便是二维材料半导体。 目前，CMOS技术仍是集成电路制造的主流工艺，产业链成熟、应用广泛。那么，何不借助现有成熟硅基CMOS制造工艺这条“高速公路”，让二维存储器件这一新型“交通工具”行驶得更快呢？二维半导体厚度仅为1-3个原子，如同薄翼般脆弱，与百微米级别的硅材料并不兼容；更关键的是，当前全球几乎没有芯片工厂使用二维材料。假如将其引入现有产线可能会造成污染，进而会对其他电子器件造成不可估量的影响，所以没有任何芯片厂商能够接受这一局面。正因此，二维材料要想发挥价值，就必须与成熟的硅基CMOS工艺进行深度融合。 如何将二维材料与CMOS集成又不破坏其性能，是团队需要攻克的核心难题。“我们没有必要去改变CMOS，而是要去适应它。”团队从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。 正是这项核心工艺的创新，实现了在原子尺度上让二维材料和CMOS衬底的紧密贴合，性能“碾压”目前的Flash闪存技术。测试结果显示，该新型存储芯片集成良率达94.3%，支持8-bit指令操作、32-bit高速并行操作与随机寻址。 640.png 全栈片上工艺 由于，二维存储器件的工作机制与标准CMOS不兼容，团队提出跨平台系统设计方法论，在二维存储电路和CMOS电路之间专门添加了“转译层”，并结合高密度单片互连技术，实现了二维电路和CMOS电路软、硬件兼容性通信。“由此，CMOS电路能够理解二维器件的工作模式，二维电路也能够理解从CMOS电路传递过来的控制信号。”刘春森说，并将这一系统集成框架命名为“长缨（CY-01）架构”。 一方面，该架构采用了串扰抑制的二维或非门（NOR gate）闪存电路设计方案，即采用或非门架构和半选方案（Half-Select Scheme），借此将编程和擦除串扰引起的阈值电压漂移抑制在极低水平；另一方面，该架构采用了电压域兼容设计方案，针对二维闪存操作所需要的负电压和高电压，该团队在CMOS的电源开关模块中设计了隔离N型金属氧化物半导体，利用隔离环合深N阱，实现了局部负压偏置和高耐压；最后，该架构采用了阻抗匹配设计方案，借此针对字线缓冲器、位线缓冲器和源线缓冲器以及灵敏放大器进行了优化，让它们的驱动能力和读取能力可以和二维闪存模块的阻抗相匹配。具体来说，该团队使用逻辑努力理论（Logical Effort Theory）优化了缓冲器中的反相器链，提升了驱动能力和信号速度。这一架构解决了二维电子器件新机制与传统CMOS工艺之间的兼容性问题，完成了二维电路设计与CMOS外围电路之间的协同设计和验证。 本次论文显示，为了实现更加“友好”的二维封装，他们开发了一种保护性封装策略：首先，其采用了区域特异性静电放电保护的方法，针对不同类型的焊盘设计了四种静电放电保护电路；其次，他们使用了室温超声键合，以此来替代传统热压键合，从而能够降低热预算和应力预算，进而能将封装后的二维电路的泄漏电流降低一个数量级以上；再次，在进行芯片贴装时，他们使用了室温固化粘合剂，从而能够进一步地减少热损伤。 始终横亘在研究者面前的核心挑战，是“LAB to FAB”的现实难题，这项技术究竟能否走出实验室，实现真正的产业化应用？ 有望颠覆传统存储器体系 当然，发论文并不是这一系列研究的全部。目前该芯片已经成功流片，并将在未来五年内集成至百万量级，复旦官方新闻指出这一成果有望颠覆传统存储器体系。这项成果突破，离不开团队与工业界的深度合作：在项目开展之初，团队就决定只做擅长的事，专注于二维存储器件部分，而芯片整体设计、控制和读出电路等则交由合作企业完成。从基础研究到工程化应用，团队已跨越最艰难一步，后续迭代进程将进一步加快。目前，团队正在着手建设中试线，建立自主主导的工程化项目，预计未来3至5年内将芯片容量从Kb扩展到Mb级别，期间产生的知识产权和IP可授权给合作企业。 届时，分级存储架构将被改变，一块存储芯片即可同时实现高读写速率、大容量及数据长期保存，有望将AI服务器部署在个人电脑甚至手机上，进一步推动AI应用和发展。此外，以垂直堆叠为特点的3D NAND闪存芯片制备工艺也有望实现颠覆性突破。 640-4.png 基于全芯片测试的全功能演示 存储器产业界代表指出，团队研发的二维器件具备天然的访问速度优势，有望突破传统闪存在速度、功耗与集成度之间的平衡限制，未来在3D应用层面或可开辟更广阔的市场空间。他们期待通过产学研协同，为年规模达600亿美元的市场注入变革动力。 这项成果不只是延续性的技术改良，更多的是存储速度和效率上的一次颠覆性进步，已形成“科学-工程-系统”闭环，符合AI时代算力存储需求，且通过依托成熟CMOS产线，能够缩短研发周期，降低商业化门槛。与此同时，这款芯片也是中国芯片领域的“源技术”之一，让中国在下一代存储技术上掌握了一定主动权，能为中国芯片自主发展带来一定助力。 展望未来，周鹏-刘春森团队期待二维-硅基混合架构闪存芯片能够重塑传统存储体系，推动通用型存储器逐步取代当前的多级分层存储架构，为人工智能、大数据等前沿领域提供更高速、更低能耗的数据支撑，最终使二维闪存成为AI时代的标准存储解决方案。
