半导体所半导体超晶格国家重点实验室高速图像传感及信息处理课题组的张钊研究员等研制出一款极低电压、低抖动低功耗频率综合器芯片。相关研究成果以题目为“0.4V-VDD 2.25-to-2.75GHz ULV-SS-PLL Achieving 236.6fsrms Jitter, -253.8dB Jitter-Power FoM, and -76.1dBc Reference Spur”的论文发表在集成电路芯片设计领域的顶级会议IEEE International Solid-State Circuits Conference（ISSCC）上。
